	Туре	Hits	Search Text	DBs
1	BRS	1	257/777 and (wiring or metal) adj substrate and (terminal or pad) and wiring adj pattern and wire	USPAT; US-PGPUB; EPO; JPO;
2	BRS	11	257/778 and (wiring or metal) adj substrate and (terminal or pad) and wiring adj pattern and wire	USPAT; US-PGPUB; EPO; JPO;
3	BRS	6	257/780 and (wiring or metal) adj substrate and (terminal or pad) and wiring adj pattern and wire	USPAT; US-PGPUB; EPO; JPO;
4	BRS	5	257/730 and (wiring or metal) adj substrate and (terminal or pad) and wiring adj pattern and wire	USPAT; US-PGPUB; EPO; JPO;
5	BRS	4	257/725 and (wiring or metal) adj substrate and (terminal or pad) and wiring adj pattern and wire	USPAT; US-PGPUB; EPO; JPO;
6	BRS	18	257/723 and (wiring or metal) adj substrate and (terminal or pad) and wiring adj pattern and wire	USPAT; US-PGPUB; EPO; JPO;
7	BRS	23	(terminal or pad) and wiring adj pattern and wire	USPAT; US-PGPUB;
8	BRS	0	"chip mounted on chip" and (wiring or metal) adj (substrate or film or sheet) and (terminal or pad) and wiring adj pattern and wire	EPO; JPO; DERWENT; IBM TDB

	Туре	Hits	Search Text	DBs
9	BRS	26	multi adj chip and (wiring or metal) adj (substrate or film or sheet) and (terminal or pad) and wiring adj pattern and wire	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM TDB
10	BRS	3	257/777 and (wiring or metal) adj (substrate or film or sheet) and (terminal or pad) and wiring adj pattern and wire	USPAT; US-PGPUB; EPO; JPO;
11	BRS	0	257/777 and (wiring or metal) adj (substrate or film or sheet) and (terminal or pad) and wiring adj pattern and bonding adj wire	USPAT; US-PGPUB; EPO; JPO;
12	BRS	60	(wiring or metal) adj (substrate or film or sheet) and (terminal or pad) and wiring adj pattern and bonding adj wire	USPAT; US-PGPUB;
13	BRS	1028	257/777	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM TDB
14	BRS	49	257/777 and bond adj wire	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM TDB
15	BRS	4 798	"multi chip package" bond adj wire	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM TDB
16	BRS	1	"multi chip package" and bond adj wire	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM TDB
17	BRS	3	(multi adj chip adj package or MCP) and bond adj wire	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM TDB
18	BRS	70	257/723 and bond adj wire	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM TDB

	Туре	Hits	Search Text	DBs	
19	BRS	106	"multi chip" and bond adj wire	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM TDB	
20	BRS	2	5311057.uref. and bond adj wire	d USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM TDE	
21	BRS	24	5311057.pn. or 5719440.pn. or 5976911.pn. or 6154372.pn. or 5864177.pn. or 5905639.pn. or 6208018.pn. or 5028986.pn. or 5196992.pn. or 5986342.pn.	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM TDB	
22	BRS	3	5012323.pn.	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM TDB	
23	BRS	57	•	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM TDB	
24	BRS	0	6215182.uref.	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM TDB	
25	BRS	2	6215182.pn.	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM TDB	
26	BRS	1	"5422435".PN.	USPAT	
27	BRS	1	"6005778".PN.	USPAT	
28	BRS	41042	wiring adj (pattern or trace or layer)	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM TDB	
29	BRS	21319	wiring adj (pattern or trace)	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM TDB	
30	BRS	130	Wiring and inaffern or:	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM TDB	

	Туре	Hits	Search Text	DBs
31	BRS	23	wiring adj (pattern or trace) and multichip and metal adj (layer or film)	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM TDB
32	BRS		and multichip and metal adj (layer or film)	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM TDB
33	BRS	12	257/777 and wiring adj (pattern or trace) and metal adj (layer or film)	USPAT; US-PGPUB; EPO; JPO; DERWENT; IBM TDB

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-198735

(43)公開日 平成5年(1993)8月6日

(51)Int.Cl.⁵

識別記号

庁内整理番号 I

FΙ

技術表示箇所

H01L 25/04

25/18

7220-4M

H01L 25/04

Z

審査請求 未請求 請求項の数 2(全 5 頁)


(21)出願番号	特顯平4-7763	(71)出願人 000000295	
		沖電気工業株式会社	
(22)出願日	平成4年(1992)1月20日	東京都港区虎ノ門1丁目7番12号	
		(72)発明者 綿引 貞男	
		東京都港区虎ノ門1丁目7番12号	沖電気
		工業株式会社内	
er.		(72)発明者 柴田 進	
		東京都港区虎ノ門1丁目7番12号	沖電気
		工業株式会社内	
		(72)発明者 小泉 力	
		東京都港区虎ノ門1丁目7番12号	沖電気
•		工業株式会社内	
		(74)代理人 弁理士 佐々木 宗治 (外3名))
		最終	頁に続く

(54) 【発明の名称】 マルチチップモジュール

(57)【要約】

【目的】 製作が容易で高機能かつ低コストのマルチチップモジュールを得ること。

【構成】 リードフレーム1のダイパット3を中空の枠状に構成し、電気部品7a~7cが実装された基板6をダイパット3に固定してパッケージしたもの。



6:基 板

70~7c: 電気部品

8:接着剂 ...

9: ワイヤ

図1のリードフレームに基板を塔載した断面図

1

【特許請求の範囲】

【請求項1】 複数の電気部品が実装された基板をリー ドフレームに搭載し、前記基板及びリードフレームの一 部をパッケージしてなるマルチチップモジュールにおい て.

前記リードフレームのダイパットを中空の枠状に構成 し、電気部品が実装された基板を前記ダイパットに固定 してパッケージしたことを特徴とするマルチチップモジ ュール。

【請求項2】 ダイパットに熱膨張を吸収する緩衝領域 10 して接続される。 を設けたことを特徴とする請求項1記載のマルチチップ モジュール。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体チップその他の 複数の電気部品を両面実装した基板を、リードフレーム に搭載してパッケージしてなるマルチチップモジュール に関するものである。

[0002]

【従来の技術】樹脂モールドによるパッケージは、本 来、半導体チップ単体を低価格でパッケージすることを 目的として開発され、低コストで量産性に優れているこ とから、現在ではセラミックパッケージ等に比べてはる かに多量に生産されている。一方、半導体装置を使用す る電子機器側からの要請により、最近では複数の電気部 品を実装した基板をリードフレームに搭載し、配線をし たのち樹脂モールドでパッケージしてなるマルチチップ モジュールが増加している。

【0003】図5は(株)工業調査会発行に係る「最新 ハイブリッド実装技術」の第56頁図3及びその説明に 30 記載されたマルチチップモジュールの説明図である。図 において、11は一方の面に半導体チップ、トランジス タチップ、R, C複合アレイ等の電気部品13が実装さ れ、導電パターン12にワイヤ9で接続された配線シー トである。この配線シート11はリードフレーム1のダ イパッド3aに接着剤8で接着され、導電パターン12 又は電気部品13とリードフレーム1のリード2とをワ イヤ9で接続し、樹脂モールド10によりパッケージし たものである。

【0004】図6は日経BP社発行に係る「日経エレク 40 トロニクス」NO. 480号の第180頁に記載された マルチチップ・パッケージの説明図である。このマルチ チップ・パッケージは、セラミック基板14の両面に導 電パターン12を設け、これに半導体チップ等13を実 装して導電パターン12とワイヤ9で接着すると共に、 セラミック・コンデンサ15を導電性接着剤でセラミッ ク基板14に接着し、さらに厚膜抵抗17を設けたもの で、このセラミック基板14をダイパットを除去したリ ードフレーム1のダイパットの位置に配設し、樹脂モー ルド10によりパッケージしたものである。

【0005】さらに、図7はイビデン(株)発行の技術 資料「PACTHOL」の第5頁に記載された多層配線 を施したリードフレームの説明図で、リードフレーム1 のダイパットに相当する部分3aの両面に絶縁層18を 設け、この絶縁層17内及びその両面に多層配線19を 施し、これら多層配線19を必要に応じてスルーホール 20により電気的に接続したものである。なお、絶縁層 18の両面には半導体チップその他の電気部品が実装さ れ、多層配線19とはワイヤあるいはスルーホールを介

[0006]

【発明が解決しようとする課題】図5の例では、電気部 品13が実装された配線シート11の他方の面をダイパ ット3 aに接着しているので、配線シート11には両面 実装をすることができず、したがって、高密度実装を行 なうことが困難である。

【0007】また、図6の例は、セラミック基板14の 両面に電気部品13,15,17を実装して高密度実装 化をはかっているが、ダイパットのないリードフレーム 20 1のダイパットに相当する位置に、セラミック基板14 を配設して樹脂モールドでパッケージすることは、製造 工程が複雑になりきわめて面倒である。

【0008】さらに、図7の例では、リードフレーム1 の一部分のみに多層配線19を施して多層配線基板を構 成しているが、このような多層配線基板は従来の多層配 線基板の製造設備では製造できないので別に製造設備を 新設しなければならず、このため相当なコストアップに なる。

【0009】本発明は、上記の課題を解決すべくなされ たもので、製作が容易で高機能かつコストを低減できる 両面実装式のマルチチップモジュールを得ることを目的 としたものである。

[0010]

【課題を解決するための手段】本発明に係るマルチチッ プモジュールは、リードフレームのダイパットを中空の 枠状に構成し、電気部品が実装された基板をダイパット に固定してパッケージしたものである。また、上記の枠 状のダイパットに熱膨張による変形を吸収する緩衝領域 を設けたものである。

[0011]

【作用】両面実装された基板の下面外周を接着剤により ダイパットに接着し、電気部品又は導電パターンとリー ドフレームの一部をワイヤで接着する。そして基板及び リードフレームの一部を樹脂モールド等によりパッケー ジする。また、リードフレームと基板とは熱膨張率が異 なるため、高温になるとリードフレームが変形して基板 が剥離することがある。しかし、本発明においてはリー ドフレームの熱膨張による変形を緩衝領域で吸収するの で、基板が剥離することはない。

50 [0012]

【実施例】実施例1.図1は本発明に係る第1の実施例 のリードフレームの平面図、図2は図1のリードフレー ムに電気部品を実装した基板を搭載した状態を示す断面 図である。両図において、1はリードフレーム、2はそ のリードである。3は支持リード5,5aに支持された ダイパットであるが、本実施例においては通常のダイパ ットの中央部を中空4に形成して枠状に構成してある。 なお、枠状のダイパット3の幅W1は、リードフレーム 1の厚さなどによって必ずしも一定ではないが、通常 3 mm以上であればよく、また、支持リードラ、5 10 ることができる。 aの幅W2 は従来のダイパットの支持リードの幅と同程 度(例えばO. 2~O. 3mm)でよい。

【0013】6は例えば多層配線基板の如き基板で、そ の表裏両面には導電パターン (図示せず)が形成されて おり、それぞれ半導体チップその他の電気部品7a,7 b,7cが実装されている。この基板6はその一方の面 の外周縁が接着剤8によりダイパット3に接着固定さ れ、基板6の端子とリード2とはそれぞれワイヤ9によ り接続されている。そして、基板6、ダイパット3、ワ イヤ9及びリード2の一部は、樹脂モールド10により パッケージされる。

【0014】上記のように構成した本実施例において は、基板6はダイパット3に固定されるので、位置決め 及び保持が容易であり、しかも、基板6の裏面に実装し た電気部品7cはダイパット3の中空部4内に位置する ため、両面実装した基板6を容易にリードフレーム1に 搭載することができる。

【0015】実施例2.図3は本発明の第2の実施例の 断面図である。本実施例は、基板6の外形をダイパット 3の中空部4の内形とほぼ同じ形状に形成し、電気部品 30 7a~7cを実装した基板6をダイパット3の中空部4 に嵌合したものである。なお、必要に応じていて基板6 の周壁をダイパット3の内壁に接着剤8で接着してもよ い。本実施例によれば、マルチチップモジュールの高さ (厚さ)をより低く(薄く)することができる。

【0016】実施例3.上述のように構成した本実施例 において、基板6が大きくなると、リードフレーム1と 基板6との熱膨張係数の相違から、リードフレーム1が 変形して基板6が剥離することがある。図4 (a)はそ の対策としてダイパット3の一部に、例えばダイパット 40 1 リードフレーム 3と同一平面に突設したV字状の緩衝領域11を設け、 ダイパット3の熱膨張による変形をこの緩衝領域11で 吸収させるようにしたものである。

【0017】図4(b)は緩衝領域11の他の実施例を 示すもので、本実施例はダイパット3と直交する方向に 緩衝領域11を突設したものである。なお、上記の各実 施例ではV字状の緩衝領域11を設けた場合を示した が、緩衝領域11の形状はこれに限定するものではな く、適宜変更することができる。

【0018】ところで、基板6を接着剤8でダイパット 3に接着する際、接着剤8が外側にはみ出すことがあ る。これを防止するためには、ダイパット3の外形寸法 を基板6の外形寸法より若干大きくするか、又は若干小 さくすればよい。

【0019】上記の説明では、基板6、ダイパット3、 ワイヤ9及びリードフレーム2の一部を樹脂モールド1 0でパッケージする場合について述べたが、セラミック その他の材料でパッケージする場合にも本発明を実施す

[0020]

【発明の効果】以上詳記したように、本発明は、リード フレームのダイパットを中空の枠状に構成し、表裏両面 に電気部品が実装された基板を、裏面に実装した電気部 品が前記の中空部内に位置するようにダイパットに固定 してパッケージするようにしたので、製造が容易かつ高 機能で低価格のマルチチップモジュールを得ることがで

【0021】また、枠状のダイパットに緩衝領域を設け て熱膨張による変形を吸収させるようにしたので、これ に接着した熱膨張係数の異なる基板が剥離するおそれが なく、信頼性の高いマルチチップモジュールが得られ る。

【図面の簡単な説明】

【図1】本発明の第1の実施例のリードフレームの平面 図である。

【図2】図1のリードフレームに基板を搭載した状態を 示す断面図である。

【図3】本発明の第2の実施例の断面図である。

- 【図4】(a) 本発明の第3の実施例のリードフレーム の要部を示す平面図である。
 - (b)同じく他の実施例の側面図である。
 - 【図5】従来のマルチチップモジュールの一例の説明図 である。

【図6】従来のマルチチップパッケージの一例の説明図 である。


【図7】従来の多層配線を施したリードフレームの一例 の説明図である。

【符号の説明】


- - 2 リード
 - 3 ダイパット
 - 4 中空部
 - 6 基板

7a~7c 電気部品

- 8 接着剤
- 10 パッケージ
- 11 緩衝領域




従来のマルナチップモジュールの説明図




本発明の第3の実施例の要都平面図 まい 伊面図

【図6】



従来のマルナチップパッケージの説明図

【図7】



従来の多層配線を施したリードフレームの説明図

フロントページの続き

(72)発明者 高橋 博英

東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内

発送番号 569 発送日 平成13年12月11日 1/1

拒絕理由通知書

特許出願の番号

平成11年 特許顧 第172387号

起業日

平成13年11月28日

特許庁審査官

川真田 秀男

7220 4R00

特許出願人代理人

丸山 隆夫 様

適用条文

第29条第2項

この出願は、次の理由によって拒絶をすべきものである。これについて意見があれば、この通知書の発送の日から60日以内に意見書を提出して下さい。

理由

この出願の下記の請求項に係る発明は、その出願前日本関内において頒布された下記の刊行物に記載された発明に基づいて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第29条第2項の規定により特許を受けることができない。

記

請求項1.6.7について:

実願昭58-100914号(実開昭60-9238号公報)のマイクロフィルム ・・・・・第2図(a)、明細書6頁。

特開平4-7867号公報・・・・第19团、公報11頁上段。

この拒絶理由通知書中で指摘した請求項以外の請求項に係る発明については、現時点では、拒絶の理由を発見しない。拒絶の理由が新たに発見された場合には拒絶の理由が通知される。

先行技術文献調査結果の記録

・調査した分野 IPC第7版 H01L25/04

この拒絶理由通知書の内容に関する間い合わせ先 特許審査第三部電子素材加工 審査官 川真田 秀男(かわまた ひでお) 電話 03-3581-1101 内線 3470

1/1

Record

For Claims 1, 6, 7; Microfilm of Japanese Application for Utility Model Registration No. S58-100914 (Japanese Utility Model Gazette Early Disclosure No. S60-9238)

.....Figure No. 2(a), Specifications Page 6.
Publication of Japanese Laid-Open Patent No. H4-7867
.....Figure No. 19, Gazette Page 11 onward.

. . .